RF Sistema de Identificación remota y cronometraje basado en
Lógica reconfigurable
Resumen. En este trabajo se presenta una parte un sistema de puntuación para eventos deportivos. El sistema completo incluye puntuaciones remotas de jueces, identificación remota de participantes y asignación de tiempos mediante tecnología RFID con tratamiento de datos en tiempo real utilizando tecnología inalámbrica e Internet.Con este sistema se consigue minimizar el factor humano como fuente de errores y además permite disponer en tiempo real de los resultados definitivos de la prueba. La parte del sistema que aquí se presenta corresponde al sistema de identificación remota de participantes y asignación de tiempos mediante tecnología RFID. En este sistema se utiliza una FPGA para sincronizar todos los módulos de RFID, almacenar el identificador de cada participante con su tiempo de paso y para enviar todos estos datos de forma segura a un servidor vía RS232 o RF.
1 Introducción
Un problema común a la mayoría de las competiciones deportivas es el de identificar y asignar un tiempo de carrera a los participantes de una prueba en la salida, en la llegada y en puntos intermedios. En la actualidad en la mayoría de los casos esta identificación y asignación de tiempos se realiza por jueces que identifican el dorsal de cada participante y anotan el tiempo empleado en la prueba. Este método presenta deficiencias claramente palpables tales como la subjetividad inherente a las decisiones humanas y la imposibilidad de cuantificar la precisión de la asignación de tiempos ya que esta depende de cada persona e incluso la apreciación de una misma persona puede ser fuertemente dependiente de multitud de factores externos.
Para paliar este problema se han desarrollando módulos hardware específicos para la identificación remota de participantes basada en radio frecuencia (RFID), dichos módulos son capaces de identificar a cada participante y asignarle un tiempo preciso a su paso por un punto de detección. Cada competición deportiva presenta unos requerimientos específicos que han de ser tenidos en cuenta. Todo esto conlleva que no se pueda pensar en una solución universal para el problema de identificación y asignación temporal, lo que si es factible es pensar en una solución modular con una base común y módulos específicos enfunción de la problemática particularizada a cada modalidad deportiva.
El sistema RFID incluye los siguientes componentes:
• Dispositivo RFID, (transponder, chip o tarjeta) que contiene un código que lo identifica de manera unívoca.
• Antenas, usadas para emitir las señales electromagnéticas que energizan los transponders pasivos y para detectar las emisiones de radio frecuencia de cada transponder.
• Módulos de radio frecuencia o transceptores, decodifican y controlan la información recibida del transponder y generan la señal de carga del mismo.
• Módulo Digital (FPGA) encargado de sincronizar los distintos transceptores, recoger la lectura de dichos transceptores, asignar el tiempo de paso, almacenar los datos en memoria y enviar los datos a un servidor por RF o por cable (Conexión RS232).
2 Descripción del sistema
En este sistema se han utilizado como elementos identificadores los transponders pasivos de baja frecuencia (134,2kHz) de la marca Texas Instruments. Cada identificador (transponder) emite un código de 128 bits de los cuales 64 corresponden a su identificador.
Fig. 1. Formato del código emitido por el transponder.
La información que transmite cada transponder está modulada en frecuencia. Aunque la longitud de la trama es constante en bits, es variable en tiempo. La trama más larga durará unos 18ms.
Fig. 2. Codificación FSK empleada.
Estos transponders necesitan un ciclo de carga para alimentarse y poder enviar su código posteriormente, de ahí el nombre de transponders pasivos. Mientras detecten una señal de la frecuencia adecuada se cargan y en ausencia de esa frecuencia envían su código. Las secuencias de carga y lectura se controlan en los módulos de identificación mediante la señal de control TX.
Fig. 3. Forma de la señal de control TX.
La duración de la fase de carga deberá ser suficiente para que en un ciclo se cargue completamente el transponder. Este tiempo dependerá del tipo de transponder, la distancia de paso y forma y tamaño de la antena. En cronometrajes deportivos influye también la velocidad de paso de los participantes, obligando a diseñar antenas más alargadas en pasos por meta rápidos. Vmax(paso por antena) = Longitud efectiva de antena / Periodo señal TX (carga y lectura de transponder) Controlando el posicionamiento del transponder, el diseño de la antena y la duración de los periodos de carga y lectura de los transponders (configurable desde la FPGA) se puede adaptar el sistema a los requerimientos de velocidad específicos de la prueba deportiva en cuestión.
Fig. 4. La longitud efectiva de la antena, depende de la distancia entre antena y transponder
y de la morfología de la misma.
La necesidad de poder detectar varios transponders en una línea de meta y la imposibilidad de que un módulo detecte a más de un transponder a la vez ya que se producen colisionesobliga a incluir varios módulos y antenas. En competiciones masivas como maratón donde los participantes pasan por meta despacio pero juntos necesitamos muchas antenas pequeñas y en competiciones rápidas como automovilismo se necesitan antenas grandes y en menor número. A la hora de hacer un sistema genérico que sirva para la mayoría de cronometrajes hemos optado por incluir ocho módulos, con antenas de una superficie de casi un metro cuadrado y un tiempo de carga de 22ms, lo que sumado a los 18ms del ciclo de lectura nos dará una resolución de 40ms la cual vuelve a ser suficiente para la mayoría de competiciones. Los módulos de detección deben estar perfectamente sincronizados entre si para lograr que los campos electromagnéticos estén todos en fase, el encargado de realizar ese sincronismo es la FPGA. También asigna a cada código de transponder recibido el código correspondiente al instante de tiempo de detección, de esta forma se asegura la fiabilidad del tiempo asignado.
Fig. 5. Diagrama en bloques del diseño.
Por otro lado todos los datos recopilados se han de guardar en una memoria no volátil para asegurar los datos ante cualquier fallo de transmisión o para posibilitar la lectura offline una vez terminada la competición. Para este fin se utiliza la propia memoria de configuración (Altera EPCS4) de la FPGA (Altera Cyclone C6).
En la FPGA esta implementado el protocolo serie para comunicación cableada RS232 y un protocolo de comunicación RF que permite la comunicación de cada módulo con un maestro conectado al servidor que será el encargado de procesar todos los datos. Para la comunicación RF se han utilizado los módulos de radio XTR-434 de la marca Aurel que permiten la transmisión en FM de 100Kbits/s en la banda de frecuencia de 433MHz. Las características propias de las competiciones deportivas obligan a que el diseño final del sistema cumpla con unos requisitos estrictos desde el punto de vista de resistencia a condiciones climáticas adversas, funcionamiento autónomo sin alimentación eléctrica, etc. Todos estos aspectos han condicionado el diseño final del sistema tal y como se puede apreciar en la fotografía adjunta
3 Metodología de diseño y Herramientas Utilizadas
A la hora de abordar el diseño del sistema nos encontramos con la necesidad de abordar distintas tareas en paralelo, por un lado se tienen que sincronizar n módulos RFID y se han de tomar datos de esos n módulos en paralelo, por otro lado se ha de asignar un tiempo preciso a cada código recibido, estos datos han de guardarse en memoria y han de ser enviados bien por RF o bien por cable vía RS232. La versatilidad de un circuito de lógica reconfigurable a la hora de desarrollar e implementar un sistema de las características mencionadas nos decidió a la utilización de este tipo de dispositivos frente a la alternativa de utilización de un microcontrolador comercial.
Fig. 6. Partición del módulo de control.
Para el diseño del módulo digital de control finalmente implementado en un dispositivo Cyclone C6 de la marca Altera se ha seguido una metodología top down, utilizando el lenguaje de descripción de hardware VHDL y la herramienta de diseño Quartus II en las distintas etapas de descripción, síntesis e implementación. Para la simulación se ha utilizado ModelSim, y en las tareas de depuración ha resultado una ayuda inestimable la herramienta SignalTap II. El resultado es un diseño con casi 80 pines y unos 4.300 elementos lógicos.
4 Test y validación del sistema
El proceso de test y validación del sistema se divide en dos partes:
4.1 Banco de pruebas de laboratorio
Tres módulos de 4 antenas y un módulo de 8 antenas funcionando simultáneamente con un transponder por cada antena. Se realizan dos tipos de pruebas: • Prueba en modo test: En esta prueba se recoge el código de cada transponder cada 40ms, se le asigna el tiempo y se envía al servidor, esta prueba de captura masiva de datos dura 5 minutos y se recogen por antena 7500 paquetes de 18 bytes. • Prueba en funcionamiento real: En esta prueba se desprecia la recepción de un código de transponder si no han transcurrido 3s desde que se recibió ese código por ultima vez (de esta forma cada paso por meta de un participante queda registrado con una única entrada). En esta prueba el nº de datos a transmitir se reduce y se han realizado pruebas de 5horas de duración. En ambos casos se realiza primero la transmisión de los datos al servidor por RF y RS232 en tiempo real, posteriormente se procede al volcado de los datos almacenados en la memoria de cada módulo y se contrastan y validan los datos recibidos de ambas formas.
4.2 Pruebas de campo
Se han realizado pruebas de velocidad para la validación del sistema y del diseño de las antenas, estas pruebas se han realizado con motos y coches de distintas cilindradas (desde un kart de 250cc a un fórmula 3000) en el circuito permanente de Olaberria (Guipúzcoa) en el que esta instalada una versión del sistema. Así mismo se ha cubierto la prueba puntuable para el campeonato de España de moto enduro de Gernika en sus ediciones 2003 y 2004.
Lógica reconfigurable
Resumen. En este trabajo se presenta una parte un sistema de puntuación para eventos deportivos. El sistema completo incluye puntuaciones remotas de jueces, identificación remota de participantes y asignación de tiempos mediante tecnología RFID con tratamiento de datos en tiempo real utilizando tecnología inalámbrica e Internet.Con este sistema se consigue minimizar el factor humano como fuente de errores y además permite disponer en tiempo real de los resultados definitivos de la prueba. La parte del sistema que aquí se presenta corresponde al sistema de identificación remota de participantes y asignación de tiempos mediante tecnología RFID. En este sistema se utiliza una FPGA para sincronizar todos los módulos de RFID, almacenar el identificador de cada participante con su tiempo de paso y para enviar todos estos datos de forma segura a un servidor vía RS232 o RF.
1 Introducción
Un problema común a la mayoría de las competiciones deportivas es el de identificar y asignar un tiempo de carrera a los participantes de una prueba en la salida, en la llegada y en puntos intermedios. En la actualidad en la mayoría de los casos esta identificación y asignación de tiempos se realiza por jueces que identifican el dorsal de cada participante y anotan el tiempo empleado en la prueba. Este método presenta deficiencias claramente palpables tales como la subjetividad inherente a las decisiones humanas y la imposibilidad de cuantificar la precisión de la asignación de tiempos ya que esta depende de cada persona e incluso la apreciación de una misma persona puede ser fuertemente dependiente de multitud de factores externos.
Para paliar este problema se han desarrollando módulos hardware específicos para la identificación remota de participantes basada en radio frecuencia (RFID), dichos módulos son capaces de identificar a cada participante y asignarle un tiempo preciso a su paso por un punto de detección. Cada competición deportiva presenta unos requerimientos específicos que han de ser tenidos en cuenta. Todo esto conlleva que no se pueda pensar en una solución universal para el problema de identificación y asignación temporal, lo que si es factible es pensar en una solución modular con una base común y módulos específicos enfunción de la problemática particularizada a cada modalidad deportiva.
El sistema RFID incluye los siguientes componentes:
• Dispositivo RFID, (transponder, chip o tarjeta) que contiene un código que lo identifica de manera unívoca.
• Antenas, usadas para emitir las señales electromagnéticas que energizan los transponders pasivos y para detectar las emisiones de radio frecuencia de cada transponder.
• Módulos de radio frecuencia o transceptores, decodifican y controlan la información recibida del transponder y generan la señal de carga del mismo.
• Módulo Digital (FPGA) encargado de sincronizar los distintos transceptores, recoger la lectura de dichos transceptores, asignar el tiempo de paso, almacenar los datos en memoria y enviar los datos a un servidor por RF o por cable (Conexión RS232).
2 Descripción del sistema
En este sistema se han utilizado como elementos identificadores los transponders pasivos de baja frecuencia (134,2kHz) de la marca Texas Instruments. Cada identificador (transponder) emite un código de 128 bits de los cuales 64 corresponden a su identificador.
Fig. 1. Formato del código emitido por el transponder.
La información que transmite cada transponder está modulada en frecuencia. Aunque la longitud de la trama es constante en bits, es variable en tiempo. La trama más larga durará unos 18ms.
Fig. 2. Codificación FSK empleada.
Estos transponders necesitan un ciclo de carga para alimentarse y poder enviar su código posteriormente, de ahí el nombre de transponders pasivos. Mientras detecten una señal de la frecuencia adecuada se cargan y en ausencia de esa frecuencia envían su código. Las secuencias de carga y lectura se controlan en los módulos de identificación mediante la señal de control TX.
Fig. 3. Forma de la señal de control TX.
La duración de la fase de carga deberá ser suficiente para que en un ciclo se cargue completamente el transponder. Este tiempo dependerá del tipo de transponder, la distancia de paso y forma y tamaño de la antena. En cronometrajes deportivos influye también la velocidad de paso de los participantes, obligando a diseñar antenas más alargadas en pasos por meta rápidos. Vmax(paso por antena) = Longitud efectiva de antena / Periodo señal TX (carga y lectura de transponder) Controlando el posicionamiento del transponder, el diseño de la antena y la duración de los periodos de carga y lectura de los transponders (configurable desde la FPGA) se puede adaptar el sistema a los requerimientos de velocidad específicos de la prueba deportiva en cuestión.
Fig. 4. La longitud efectiva de la antena, depende de la distancia entre antena y transponder
y de la morfología de la misma.
La necesidad de poder detectar varios transponders en una línea de meta y la imposibilidad de que un módulo detecte a más de un transponder a la vez ya que se producen colisionesobliga a incluir varios módulos y antenas. En competiciones masivas como maratón donde los participantes pasan por meta despacio pero juntos necesitamos muchas antenas pequeñas y en competiciones rápidas como automovilismo se necesitan antenas grandes y en menor número. A la hora de hacer un sistema genérico que sirva para la mayoría de cronometrajes hemos optado por incluir ocho módulos, con antenas de una superficie de casi un metro cuadrado y un tiempo de carga de 22ms, lo que sumado a los 18ms del ciclo de lectura nos dará una resolución de 40ms la cual vuelve a ser suficiente para la mayoría de competiciones. Los módulos de detección deben estar perfectamente sincronizados entre si para lograr que los campos electromagnéticos estén todos en fase, el encargado de realizar ese sincronismo es la FPGA. También asigna a cada código de transponder recibido el código correspondiente al instante de tiempo de detección, de esta forma se asegura la fiabilidad del tiempo asignado.
Fig. 5. Diagrama en bloques del diseño.
Por otro lado todos los datos recopilados se han de guardar en una memoria no volátil para asegurar los datos ante cualquier fallo de transmisión o para posibilitar la lectura offline una vez terminada la competición. Para este fin se utiliza la propia memoria de configuración (Altera EPCS4) de la FPGA (Altera Cyclone C6).
En la FPGA esta implementado el protocolo serie para comunicación cableada RS232 y un protocolo de comunicación RF que permite la comunicación de cada módulo con un maestro conectado al servidor que será el encargado de procesar todos los datos. Para la comunicación RF se han utilizado los módulos de radio XTR-434 de la marca Aurel que permiten la transmisión en FM de 100Kbits/s en la banda de frecuencia de 433MHz. Las características propias de las competiciones deportivas obligan a que el diseño final del sistema cumpla con unos requisitos estrictos desde el punto de vista de resistencia a condiciones climáticas adversas, funcionamiento autónomo sin alimentación eléctrica, etc. Todos estos aspectos han condicionado el diseño final del sistema tal y como se puede apreciar en la fotografía adjunta
3 Metodología de diseño y Herramientas Utilizadas
A la hora de abordar el diseño del sistema nos encontramos con la necesidad de abordar distintas tareas en paralelo, por un lado se tienen que sincronizar n módulos RFID y se han de tomar datos de esos n módulos en paralelo, por otro lado se ha de asignar un tiempo preciso a cada código recibido, estos datos han de guardarse en memoria y han de ser enviados bien por RF o bien por cable vía RS232. La versatilidad de un circuito de lógica reconfigurable a la hora de desarrollar e implementar un sistema de las características mencionadas nos decidió a la utilización de este tipo de dispositivos frente a la alternativa de utilización de un microcontrolador comercial.
Fig. 6. Partición del módulo de control.
Para el diseño del módulo digital de control finalmente implementado en un dispositivo Cyclone C6 de la marca Altera se ha seguido una metodología top down, utilizando el lenguaje de descripción de hardware VHDL y la herramienta de diseño Quartus II en las distintas etapas de descripción, síntesis e implementación. Para la simulación se ha utilizado ModelSim, y en las tareas de depuración ha resultado una ayuda inestimable la herramienta SignalTap II. El resultado es un diseño con casi 80 pines y unos 4.300 elementos lógicos.
4 Test y validación del sistema
El proceso de test y validación del sistema se divide en dos partes:
4.1 Banco de pruebas de laboratorio
Tres módulos de 4 antenas y un módulo de 8 antenas funcionando simultáneamente con un transponder por cada antena. Se realizan dos tipos de pruebas: • Prueba en modo test: En esta prueba se recoge el código de cada transponder cada 40ms, se le asigna el tiempo y se envía al servidor, esta prueba de captura masiva de datos dura 5 minutos y se recogen por antena 7500 paquetes de 18 bytes. • Prueba en funcionamiento real: En esta prueba se desprecia la recepción de un código de transponder si no han transcurrido 3s desde que se recibió ese código por ultima vez (de esta forma cada paso por meta de un participante queda registrado con una única entrada). En esta prueba el nº de datos a transmitir se reduce y se han realizado pruebas de 5horas de duración. En ambos casos se realiza primero la transmisión de los datos al servidor por RF y RS232 en tiempo real, posteriormente se procede al volcado de los datos almacenados en la memoria de cada módulo y se contrastan y validan los datos recibidos de ambas formas.
4.2 Pruebas de campo
Se han realizado pruebas de velocidad para la validación del sistema y del diseño de las antenas, estas pruebas se han realizado con motos y coches de distintas cilindradas (desde un kart de 250cc a un fórmula 3000) en el circuito permanente de Olaberria (Guipúzcoa) en el que esta instalada una versión del sistema. Así mismo se ha cubierto la prueba puntuable para el campeonato de España de moto enduro de Gernika en sus ediciones 2003 y 2004.
JOSE ALI MORENO LOBO C.I 18953763
EES SECCION 2
No hay comentarios:
Publicar un comentario